Informe #12: Sumador/Restador de 6 bits PSoC (Igual a la práctica 10). Ingreso por DIP SWITCH
- SALOMON FELIPE RAMIREZ BUITRAGO
- 26 jul 2020
- 4 Min. de lectura
UNIVERSIDAD DISTRITAL FRANCISCO JOSE DE CALDAS
INGENIERIA ELECTRONICA
MATERIA
FUNDAMENTOS DE CIRCUITOS DIGITALES
GRUPO 005-1
SALOMON FELIPE RAMIREZ BUITRAGO
20182005041
DOCENTE
CESAR ANDREY PERDOMO CHARRY
14 DE JULIO DEL 2020
INTRODUCCION
En esta práctica se nos solicita pasar el laboratorio #10, que fue desarrollado en el simulador Circuitverse, pero ahora en PSoC 5LP.
MATERIALES
PSoC Creator 4.3.
PSoC 5LP
Tarjeta de desarrollo
Jumpers
METODOLOGIA
Gracias a la adquisición de nuevo material para poder trabajar, este laboratorio ha sido implementado de manera tangible.
Con el uso de una PSoC 5LP y una tarjeta de desarrollo con varios componentes, se realizarán todos los laboratorios posteriores.
Debido a problemas con el recurso de PSoC, el diseño de la práctica 10 a pasado por modificaciones.
En este laboratorio se nos han dado indicaciones de como deben ser las conexiones:
Inicialmente, desarrollamos el banco de memoria, el cuál consta de 2 arreglos de Flip Flops tipo D, con el propósito de almacenar los datos A y B. Esta memoria es capaz de almacenar datos de 6 bits, por lo que cada uno de los arreglos debe tener 6 Flip Flops. Se adiciona una entrada (Selector) con el propósito de poder seleccionar si se quiere ingresar el dato A o B:
Ahora, se debe desarrollar el comparador de 6 bits. De manera similar al laboratorio 10, empezamos creando un comparador de 2 bits, al igual que un circuito complementador. Estos dos serán los subcircuitos que formarán al comparador de 6 bits. Este circuito se desarrolla con el propósito de detectar el caso en el que el primer número sea menor al segundo, ya que en este caso se podría presentar como resultado un número negativo en la operación de resta:
Ahora, ya teniendo listo el comparador de 6 bits, procedemos a realizar el sumador de 6 bits. A diferencia del laboratorio 10, en este diseño se opta por realizar el complemento a 1 por separado. El complemento a 1 se realiza para poder hacer el complemento a 2, que dará lugar a la resta del caso en el que el primer número sea menor al segundo. Para hacer el sumador de 6 bits, debemos crear el sumador de 2 bits y por medio de la unión de varios de estos, creamos el de 6. El sumador de 2 bits, al igual que en la práctica 10, se ha realizado con MUX de 16 a 1:
Otro subcircuito que se ha desarrollado para esta práctica es el conversor de binario a BCD, debido a que la entrada que se le está ingresando al circuito es de tipo binaria, es necesario traducir esto a un sistema en el que sea más sencillo interpretarla información. Para pasar esta información, se hace uso del integrado 74LS185. Como este circuito sólo tiene la posibilidad de convertir 5 bits, se utiliza un arreglo formado por 3 de estos. En PSoC hacemos uso de la herramienta LUT para crear el circuito, haciendo uso de la tabla de verdad que nos proporciona su hoja de datos:
Y debido a que vamos a realizar la visualización por medio de Displays, debemos realizar el conversor de BCD a 7 segmentos, para esta tarea, optamos el uso de compuertas universales, como se hizo en el laboratorio 10:
Ahora, debido a que manejamos 4 Displays, es necesario conectar y poner a 0 los pines comunes que poseen, por lo que es necesario usar un decodificador de 2 a 4, que nos ayudará en esta tarea, junto con otros componentes que vemos más adelante:
Para la visualización, se debe ser capaz de mostrar el correcto funcionamiento de los números solicitados, por lo que haremos uso del enable como se hizo en la práctica 10 y del circuito al que se correspondía que sólo se encendiera el segmento g (en caso de que el número ingresado en A sea menor al ingresado al B), sólo que en este diseño, se ha optado por unificarlos:
Ahora podemos realizar la incorporación de todos los subcircuitos para dar desarrollo a el sumador y restador de 6 bits:
En la totalidad del circuito, adicional a los componentes que ya se habían mencionado, tenemos un arreglo de compuertas AND, que van a servir para determinar cuál de los dos números ingresados debe ser complementado. Para poder realizar la visualización dinámica, se han multiplexado las entradas de los datos, por lo que usamos MUX de 4 a 1 y en cada entrada del MUX, mandamos un bus de datos de 7 bits. Esto dará lugar a 2 selectores, con los que se podrán seleccionar las configuraciones, de acuerdo a las condiciones dadas en un inicio:
Ahora, junto al decodificador de 2 a 4, se pone un contador, con el cuál se busca ir mandando la información que es enviada desde los MUX, para que se pueda detectar cuándo están llegando unidades, decenas y/o centenas.
Vídeo demostrativo del montaje:
ANÁLISIS DE RESULTADOS
Algunos circuitos serán omitidos en esta sección, debido a que ya han sido trabajados en otras prácticas de manera detallada y puntual.
Para el decodificador de 2 a 4 se estableció la siguiente tabla:
A partir de esta tabla, sacamos las expresiones:
CONCLUSIONES
Gracias al uso del microcontrolador PSoC 5LP y a sus diversas funciones y flexibilidad, podemos implementar circuitos que de manera tradicional serían básicamente irrealizables o muy tediosos.
El control que se tiene sobre la tarjeta de PSoC 5LP debe ser de cuidado, ya que en la práctica 10 se tenía un diseño poco óptimo y gracias a esta práctica, se pudo acomodar más el diseño a la realidad, aprovechando los recursos limitados con los que se cuenta (En cuestiones de espacio).
WEBGRAFIAS
[1]. Documento correspondiente al laboratorio 12.
[2]. Documento correspondiente al laboratorio 12.
Comments